

**Soluzione della prova Scritta di Circuiti e Sistemi Elettronici**  
**(DIGITALE)**  
**22 Febbraio 2021**

1. Affinché i tempi di salita e discesa di caso peggiore siano simmetrici si nota che nel caso peggiore per la transizione di discesa ci sono 3 transistori in serie e per quella di salita (la transizione di precarica) è presente un solo transistor pMOS dunque  $S_{p,GATE} = \varepsilon \cdot S_{n,GATE}/3 = \frac{\beta'_n}{\beta'_p}/3 \cdot S_{n,GATE} = \frac{2}{3} \cdot S_{n,GATE}$ . Per il calcolo del *logical effort* del gate dinamico, assumiamo che questo abbia la stessa resistenza equivalente di un invertitore con dimensionamento  $S_{INV}$  (dove  $S_{INV}$  indica il dimensionamento del transistor nMOS dell'invertitore con tempi di salita e discesa simmetrici), dunque  $S_{n,GATE} = 3S_{INV}$ . Perciò, il *logical effort* per l'ingresso A si trova come rapporto di capacità notando che l'ingresso A viene connesso solamente a 2 transistori nMOS

$$g = \frac{2 \cdot S_{n,GATE} C_{M1}}{S_{INV} (1 + \varepsilon) C_{M1}} = \frac{2 \cdot 3S_{INV} C_{M1}}{S_{INV} (1 + \varepsilon) C_{M1}} = 2.$$

Per il calcolo del *parasitic effort* si nota che sono presenti 2 nMOS e 1 pMOS sul nodo di uscita, e dunque

$$p_{GATE} = \frac{2S_{n,GATE} + S_{p,GATE}}{S_{INV} (1 + \varepsilon)} p_{INV} = \frac{2 \cdot 3S_{INV} + 2S_{INV}}{S_{INV} (1 + \varepsilon)} p_{INV} = 3.2.$$

2. La resistenza equivalente del gate dinamico è inversamente proporzionale al dimensionamento e possiamo scrivere che  $R_{GATE} = 1/2 \cdot R_{INV}$  quando  $S_{n,GATE}/3 = 2S_{INV}$ . Visto che al punto 2 dobbiamo considerare un invertitore a dimensionamento minimo allora  $S_{INV} = 1$  e dunque  $S_{n,GATE} = 6$ . Il dimensionamento del pMOS si ottiene dalla relazione trovata al punto precedente  $S_{p,GATE} = \frac{2}{3} \cdot S_{n,GATE} = 4$ .

Il tempo caratteristico della tecnologia  $t_{p0}$ , che per definizione non dipende dal dimensionamento assoluto, vale:

$$t_{p0} = R_{INV} C_{INV} = \frac{2F \left( \frac{V_T}{V_{DD}} \right)}{\beta'_n V_{DD}} (1 + \varepsilon) C_{M1} = 8.95ps$$

3. Il calcolo del tempo di attraversamento è dato dal tempo di attraversamento dei primi due gate logici sommato al tempo di pilotaggio dell'interconnessione da parte del gate NOR:

$$\begin{aligned} t &= t_{LOGIC(A \rightarrow O2)} + t_{DRIVER} + t_{INT} = t_{p0} \left( \sum_{i=1}^2 g_i h_i + p_i \right) + 2.3R_{dr,NOR}CL + rcL^2 \\ &= t_{p0} (g_{GATE,A} h_{GATE,A} + p_{GATE} + g_{INV} h_{INV} + p_{INV}) + 2.3R_{dr,NOR}CL + rcL^2 \end{aligned}$$

Il *logical effort* del gate dinamico per l'ingresso A è già stato calcolato al punto 1 e vale  $g_{GATE,A} = 2$ , lo stesso vale per il *parasitic effort* che vale  $p_{GATE} = 3.2$ . L'*electrical effort* relativo al primo gate vale:

$$h_{GATE,A} = \frac{C_{INV}}{C_{GATE,A}} = \frac{(1 + \varepsilon) C_{M1}}{2S_{n,GATE} C_{M1}} = \frac{(1 + 2) C_{M1}}{2 \cdot 6 C_{M1}} = \frac{1}{4}$$

Per quanto riguarda l'invertitore, il *logical effort* é  $g_{INV} = 1$ , il *parasitic effort* é  $p_{INV} = 1.2$ . Notiamo esserci *branching effort* ma essendo interessati a calcolare il tempo di propagazione  $t_{LOGIC(A \rightarrow O2)}$  dall'ingresso A al nodo O2, possiamo assumere che i tre gate NOR costituiscano un semplice carico per l'invertitore e dunque

$$h_{INV} = \frac{3C_{NOR3}}{C_{INV}} = \frac{3S_{n,NOR}(1+3\varepsilon)C_{M1}}{S_{INV}(1+\varepsilon)C_{M1}} = \frac{3 \cdot 6(1+3\varepsilon)}{(1+\varepsilon)} = 42$$

Si calcolano ora capacità e resistenza per unità di lunghezza dell'interconnessione

$$c = \frac{2\pi\varepsilon_{SiO_2}}{\ln\left(\frac{4t_{ox}+H}{H}\right)} + \varepsilon_{SiO_2} \frac{W}{t_{ox}} = 0.1 \frac{fF}{\mu m},$$

$$r = \frac{\rho}{WH} = 4.5 \times 10^{-4} \frac{\Omega}{\mu m}.$$

Infine, la resistenza del driver (di caso peggiore) che pilota l'interconnessione é pari a

$$R_{dr,NOR} = \frac{R_{NOR}}{2.3} = \frac{1}{2.3V_{DD}} \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{\beta'_n S_{n,NOR}} = 288\Omega$$

Dunque il tempo di propagazione di un segnale da A ad O4 é :

$$\begin{aligned} t &= t_{p0}(g_{GATE,A}h_{GATE,A} + p_{GATE} + g_{INV}h_{INV} + p_{INV}) + 2.3R_{dr,NOR}cL + rcL^2 \\ &= 8.95ps \left(2 \cdot \frac{1}{4} + 3.2 + 42 + 1.2\right) + 2.3R_{dr,NOR}cL + rcL^2 \\ &= t_{LOGIC(A \rightarrow O2)} + t_{DRIVER} + t_{INT} = 419ps + 331ps + 1.12ps = 751ps \end{aligned}$$

- Non essendo possibile modificare il dimensionamento dei gate NOR si può diminuire separatamente  $t_{LOGIC(A \rightarrow O2)}$  e  $t_{(O2 \rightarrow O4)}$ . Si nota come il tempo caratteristico dell'interconnessione  $t_{INT}$  risulta piccolo rispetto a quello del driver che pilota l'interconnessione ( $t_{DRIVER}$ ) quindi risulta conveniente aggiungere dei buffer tra il gate NOR e l'interconnessione. Inoltre, visto che  $L < 2.3R_{DRIVER}/(10r) = 147mm$  risulta soddisfatta possiamo considerare l'interconnessione come una semplice capacità di valore  $C_{int} = cL$ . A questo punto si può utilizzare la metodologia del *logical effort* per ottimizzare  $t_{(O2 \rightarrow O4)}$  calcolando il *path effort* come  $F = g_{NOR3}C_{int}/C_{NOR3} = (1+3\varepsilon)/(1+\varepsilon) \cdot cL/[S_{n,NOR}(1+3\varepsilon)C_{M1}] = 36.97$ . Continuando con una analisi quantitativa, anche se non richiesto al punto 4, lo *stage effort* ottimo necessario per dimensionare i buffer vale  $\rho = 0.71p_{INV} + 2.82 = 3.67$ . Ne consegue che il numero di stadi ottimo vale  $N = \ln(F)/\ln(\rho) = 2.77$  che viene approssimato a  $N = 3$  (dunque aggiungeremo due buffer). Procediamo ricalcolando lo *stage effort* ottimo  $\hat{f} = \sqrt[3]{F} = 3.33$  e dunque i buffer da inserire tra il gate NOR e l'interconnessione avranno dimensionamento espresso in termini di capacità di ingresso pari a  $C_1 = cL/\hat{f} = 150fF$  e  $C_2 = cL/\hat{f}^2 = 45fF$ . Si ottiene quindi  $t_{DRIVER} = 2.3R_{dr,INV1}cL$  dove  $R_{dr,INV1} = R_{INV1}/2.3 = 2F\left(\frac{V_T}{V_{DD}}\right)(1+\varepsilon)C_{M1}/(2.3V_{DD}C_1\beta'_n) = 26\Omega$  e dunque  $t_{DRIVER} = 2.3R_{dr,INV1}cL = 29.8ps$ . Il ritardo dal nodo O2 al nodo O4 sarà pari a  $t_{O2 \rightarrow O4} = t_{p0}(2\hat{f} + p_{INV} + p_{NOR3}) + t_{DRIVER} + t_{INT} = 102.53ps + 27.35ps + 1.12ps = 133.4ps$ . Similmente, usando la metodologia del *logical effort* possiamo procedere alla minimizzazione del tempo  $t_{LOGIC(A \rightarrow O2)}$ .